```
DIALOG.EMT
Page [1 / 1]
?S PN=JP 7263619
                           PN=JP 7263619
?T S6/5
6/5/1
DIALOG(R)File 352:Derwent WPI
(c) 2002 Derwent Info Ltd. All rts. reserv.
                    **Image available**
010486184
WPI Acc No: 1995-387564/199550
XRPX Acc No: N95-283267
   Multi-chip module with thin layer interconnect substrate - has chip
   capacitor connected between power supply and conductive layer in base
   substrate, underneath mounting positions, providing reduced switching
noise and wiring inductances NoAbstract
Patent Assignee: TOSHIBA KK (TOKE )
Number of Countries: 001 Number of Patents: 001
Patent Family:
Patent No Kin
JP 7263619 A
                            l Date Applicat No Kind Date Week
19951013 JP 9446615 A 19940317 199550 B
                      Kind
Priority Applications (No Type Date): JP 9446615 A 19940317
Patent Details:
Patent Details.
Patent No Kind Lan Pg Main IPC Filing Notes
JP 7263619 A 7 HOIL-025/04
Title Terms: MODULE; THIN; LAYER; INTERCONNECT; SUBSTRATE; CHIP; CAPACITOR; CONNECT; POWER; SUPPLY; CONDUCTING; LAYER; BASE; SUBSTRATE; UNDERNEATH; MOUNT; POSITION; REDUCE; SWITCH; NOISE; WIRE; INDUCTANCE; NOABSTRACT
 Derwent Class: U11; V04
 International Patent Class (Main): HO1L-025/04
International Patent Class (Additional): HO1L-025/18
 File Segment: EPI
```

## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-263619

(43)公開日 平成7年(1995)10月13日

(51) Int.Cl. 6

設別記号 庁内整理番号

FI

技術表示箇所

H01L 25/04 25/18

HO1L 25/04

Z

審査請求 未請求 請求項の数5 OL (全 7 頁)

(21)出願番号

特願平6-46615

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(22)出願日 平成6年(1994)3月17日

(72)発明者 伊藤 健志

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター内

**丸芸仁泉之十等神ノヘノム以**が


(74)代理人 弁理士 則近 憲佑

# (54) 【発明の名称】 半導体装置

#### (57)【要約】

【構成】 ベース基板に薄膜多層配線部を設け、その上に半導体素子を搭載接続したマルチチップモジュール型の半導体装置において、チップキャパシタをベース基板に埋め込み、その上に薄膜多層配線部を形成し、このチップキャパシタをベース基板もしくは薄膜多層配線部に設けられた電源層と接地層の間に接続する。

【効果】 電源層および接地層からチップキャパシタまでの配線長を短くすることができる。従って配線のインダクタンスを低減できるため、同時スイッチングノイズを効果的に減少することが可能となる。また半導体素子等の搭載位置の直下にも、チップキャパシタを配置できるため、基板サイズを減少することが可能となる。またチップキャパシタをベース基板に内蔵する形になるので、半導体装置としての厚さを減少することもできる。



【特許請求の範囲】

【請求項1】 少なくとも内部に内層導体層を1層有す るベース基板と、

前記ベース基板の1主面に設けられた凹部と、

この凹部に収納されたチップキャパシタと、

このチップキャパシタを含めた前記ベース基板の1主面 上に、薄膜導体層と絶縁層とを交互に積層して形成した 薄膜多層配線部と、

前記ペース基板の内部もしくは前記薄膜多層配線部の内 部に設けられた電源層と、

前記ペース基板の内部もしくは前記薄膜多層配線部の内 部に設けられた接地層と、

前記接地層と前記チップキャパシタの第1の端子電極と を接続する配線と、

前記電源層と前記チップキャパシタの第2の端子電極と を接続する配線と、

前記薄膜多層配線部に接続される半導体素子とを具備す ることを特徴とする半導体装置。

【請求項2】 前記電源層と前記接地層が前記ベース基 板の内部に設けられていることを特徴とする請求項1記 20 載の半導体装置。

【請求項3】 前記電源層と前記接地層が前記薄膜多層 配線部の内部に設けられていることを特徴とする請求項 1 記載の半導体装置。

【請求項4】 前記チップキャパシタが積層型セラミッ クチップキャパシタであることを特徴とする請求項1記 載の半導体装置。

【請求項5】 前記薄膜多層配線部の薄膜導体層が銅を 主体とした導体で形成されており、絶縁層がポリイミド で形成されていることを特徴とする請求項1記載の半導 30 体装置。·

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜多層配線部を有す る多層基板を使用したマルチチップモジュール型の半導 体装置に関し、特にチップキャパシタを多層基板に内臓 した半導体装置に関する。

[0002]

【従来の技術】近年 コンピュータや通信機器の高速化 にともない大規模集積回路(以後LSIと略称する)等 の半導体素子間の空間的な距離によって生じる遅延時間 が問題になってきており、個々のLSIをパッケージン グレプリント基板に実装する方法では十分な性能を発揮 できなくなっている。この問題を解決するための方法の 一つとして複数のLSIをベアチップ状態で多層配線基 板に実装したマルチチップモジュール(以後MCMと略 称する)と呼ばれる半導体装置がある。MCMには用い られる基板の種類によって、プリント基板に直接ペアチ ップを実装するMCM-L、グリーンシートを積層して 同時焼成したセラミック基板を用いるMCM-C、薄膜 50 デカップリングキャパシタの搭載方法としては主に2つ

多層配線基板を用いるMCM-Dに分類できるが電気特 性、配線密度などの観点からMCM-Dが注目されてい

【0003】MCM-Dの場合、薄膜配線を形成するた めには土台となるベース基板が必要になり、ベース基板 としてはシリコンウエハ、アルミニウムなどの金属板、 アルミナ、窒化アルミニウムなどのセラミック基板が用 いられている。セラミック基板を用いた場合には、ベー ス基板内部に配線を形成でき、しかもベース基板がパッ ケージを兼ねることができるため実装密度が向上でき る。このためこのタイプはMCM-D/Cと呼ばれ注目 されている。特にポリイミド等の低誘電率の樹脂を絶縁 層とした薄膜多層配線は高速性能に優れているので、高 速動作のMCMではMCM-DとMCM-D/Cが主流 となってきている。

【0004】一方、電子機器の動作速度の向上させるた めに、LSIの入出力バッファは高速にスィッチングを 行う。このとき、過渡的に電源および接地(グランド) を流れる電流により、電源および接地の電位に変動を生 じる。この電位変動は同時にスィッチングするパッファー 数が多い場合に問題となるため"同時スィッチングノイ ズ (SSN: Simultaneous Switching Noise) ". いは過渡的に電源または接地を流れる電流によって発生 するため"ΔΙノイズ"とも呼ばれている。同時スイッ チングノイズの大きさVSSN は

 $VSSN = n \times Leff \times (d i / d t)$ 

で表される。ここで、n:バッファ数、Leff :電源ま たは接地の実効インダクタンス、di/dt:電流変化 率である。

【0005】プリント基板にパッケージ品を実装した通 常のモジュールに比較して、MCMではトータルの配線 容量が小さいので、電流駆動能力の小さいバッファを用 いてシステムを構築できる。従ってdi/dtの小さな バッファを選択することができるため同時スィッチング ノイズの影響が比較的小さい。しかしながら、MCMを 採用する用途としては、従来のボード実装技術では実現 困難な領域、例えばクロック周波数 100MHz以上のも のが対象となるため、同時スィッチングノイズへの対策 が必要となる。

【0006】同時スイッチングノイズ対策として、デカ ップリングキャパシタの設置、実効インダクタンスLef f の減少、同時にスイッチングするバッファ数n及び電 流変化率 d i / d t の減少などが考えられるが、最も一 般的にかつ最初に用いられる方法はデカップリングキャ パシタの設置である。デカップリングキャパシタを搭載 することにより、電源と接地との電位差の変動を押さえ ることができるため、同時スイッチングノイズが減少し たことと等価になる。

【0007】MCM-DまたはMCM-D/Cにおける

3

の方法が行われている。一つはセラミックのキャパシタをMCM基板の表面(薄膜多層配線部の表面)または裏面(ベース基板の裏面)に表面実装する方法であり、他の一つはMCM基板内部にデカップリングキャパシタを形成する方法である。前者において基板表面に搭載した場合は、デカップリングキャパシタの分だけ面積を専有するため、デカップリングキャパシタを搭載すればするほど基板サイズが大きくなるという問題を生じる。また、一般的にチップキャパシタはLSIチップと比較して厚いためモジュール厚さが厚くなるという問題も生じ 10 る

【0008】チップキャパシタをMCM基板裏面(ベース基板裏面)に設置する場合には、同じくMCM基板裏面に配設される放熱フィン(高速動作するMCMは発熱も多大となるため放熱フィンが必須となる)を避けるために、LSI近傍には設置できない。そのためデカップリングキャパシタまでの電源または接地のインダクタンスが大きくなり、同時スイッチングノイズ低減効果が減少する。また、MCM基板裏面へのチップキャパシタ実装の工程が増加するとともに、チップキャパシタと放熱20フィンの接続材料に温度差をつける必要がある等工程が煩雑となる。

【0009】MCM基板内部にデカップリングキャパシタを形成する例としては、セラミックベース基板製造の際キャパシタを同時に形成する方法があるが、コストの増加を招くうえ、誘電体及び電極の材料の制限により高容量のデカップリングキャパシタを実現できず、個別に製作したチップキャパシタを併用しなければならないという問題があった。

#### [0010]

【発明が解決しようとする課題】本発明はこのような問題に鑑みてなされたもので、その目的とするところは、安価なキャパシタを最も効率の良い態様で実装し、基板サイズを増加させることなく同時スイッチングノイズを低減できるMCM型の半導体装置を提供することにあった。

#### [0011]

【課題を解決するための手段】上記目的を達成するために、本発明の半導体装置では、少なくとも内部に内層導体層を1層有するベース基板と、前記ベース基板の1主 40面に設けられた凹部と、この凹部に収納されたチップキャパシタと、このチップキャパシタを含めた前記ベース基板の1主面上に、薄膜導体層と絶縁層とを交互に積層して形成した薄膜多層配線部と、前記ベース基板の内部に設けられた電源層と、前記ベース基板の内部に設けられた接地層と、前記ベース基板の内部に設けられた接地層と、前記接地層と記録部の内部に設けられた接地層と、前記接地層と前記チップキャパシタの第1の端子電極とを接続する配線と、前記薄膜多層配線部に接続される半導体 50

4

素子とを具備することを特徴としている。

【0012】前記電源層と前記接地層はベース基板の内部に設けられていてもよく、薄膜多層配線部の内部に設けられていてもよい。あるいは一方がベース基板内部に、他方が薄膜多層配線部内部に設けられていてもよい。

【0013】またチップキャパシタは積層型のセラミックチップキャパシタを使用し、薄膜多層配線部は銅を主体とした導体層と、ポリイミドの絶縁層を交互に積層して形成している。

#### [0014]

【作用】チップキャパシタをベース基板に埋め込む構造としたため、その上に薄膜多層配線部を形成することができる。そしてこのチップキャパシタをベース基板もしくは薄膜多層配線部に設けられた電源層と接地層の間に接続しているので、電源層および接地層からチップキャパシタまでの配線長を短くすることができる。従って配線のインダクタンスを低減できるため、同時スイッチングノイズを効果的に減少することが可能となる。

【0015】また他の部品、例えばLSIチップ等の搭載位置の直下にも、チップキャパシタを配置できるため、MCM基板のサイズを減少することが可能となる。またチップキャパシタをベース基板に内蔵する形になるので、MCMとしての厚さを減少することもできる。【0016】チップキャパシタとして個別に製作された積層型のセラミックチップキャパシタを使用するので、小型で充分な容量が得られかつ安価である。また薄膜多層配線部は誘電率の低いポリイミドを絶縁層とし、導体抵抗の低い銅を導体層に用いているので配線容量を低くすることができ、同時スイッチングノイズを軽減することができる。

#### [0017]

【実施例】以下、図面に基づいて本発明の実施例を詳細に説明する。図1、図2は本発明の第1の実施例に係わるMCMを示したもので、図1は一部断面図、図2は模式的な平面図である。図2のA-A線での断面図の内、左3分の2を示したものが図1に相当する。図において1はベース基板で、アルミナ(A12O3)や窒化アルミウム(A1N)を絶縁材料とする同時焼成のセラミック多層基板を用いている。即ちベース基板1には内層配線としてタングステン等を導体材料とする接地層2aと電源層2b、更に外部接続端子17に接続する引出配線2cが形成されており、ヴィアホール(層間導通路)3を介してベース基板1の表面に導出されている。なお層数はこれに限られるものではなく、複数の接地層、電源層等が存在しても良い。

【0018】またベース基板1の表面には凹部(キャビティ)4が形成されており、そこにチップキャパシタ5が収納されている。凹部4の底面にはチップキャパシタ5の第1の端子電極7aを接続するための端子パッド6

a、第2の端子電極7bを接続するための端子パッド6bが形設されている。前記チップキャパシタ5の端子電極7a、7bはろう材(図示せず)等により端子パッド6a、6bに接続されている。ベース基板1の表面とチップキャパシタ5の表面には段差があり、凹部4とチップキャパシタ5との間にも空隔部があるので、薄膜多層配線部の絶縁層と同等の樹脂で充填し表面を平坦化してある。

【0019】この様に形成されたベース基板1の表面に 薄膜多層配線部10が形成されている。即ちベース基板 1の表面に導出された前記ヴィアホール3の導出面には Cuを主体とした薄膜第1導体層により電極パッド11a. が形成され、薄膜多層配線部10との接続部となる。こ の上にポリイミド等の薄膜絶縁層12aを塗布し、さら にその上に信号層となる第2薄膜導体層11b、第2薄 膜絶縁層12b、他の信号層となる第3薄膜導体層11 c、第3薄膜絶縁層12cを順次積層し、最上層には半 導体素子14を搭載接続するためのダイパッド13a、 ボンディングパッド13bを形成し、所望の導体層間を ヴィアホール16で接続することにより薄膜多層配線部 20 10が形成されている。前記半導体素子14は導電性樹 脂(図示せず)等で前記ダイパッド13aに搭載され、 ボンディングワイヤ15でボンディングパッド13bに 接続されている。なお前記薄膜多層配線部の層数は上記 に限られるものではないことはいうまでもない。

【0020】上記構成のMCMの各構成部分は次のようにして製造し得る。先ずベース基板1はアルミナ(A12O3)や窒化アルミニウム(A1N)を主材料とするグリーンシートと称する未焼成シートを所定の寸法に切断する。次にヴィアホール用開口部やその他開口部をパ30ンチングで開口し、ヴィアホールにはタングステンペースト等を充填する。次に導体パターンをタングステンペースト等を充填する。次に導体パターンをタングステンペースト等をスクリーン印刷することにより形成する。この様に加工されたグリーンシートを所要の枚数積層し、同時焼成することにより一体化された多層のベース基板が得られる。

【0021】図3は前記ベース基板1の構成を模式的に示した断面図で、(a)は最上層のグリーンシート21 aに、チップキャパシタが収納される開口部22と、ヴィアホール23aにはタングステンペーストが充填されている。グリーンシート21aの厚さおよび開口部22の大きさは、焼成後にチップキャパシタのサイズよりも0.2~0.3 mm程度大きくなる様に設定しておく。

【0022】図3(b)はチップキャパシタが載置される層を示しており、グリーンシート21bにはヴィアホール23bが穿孔されタングステンペーストが充填されている。チップキャパシタが接続される端子パッド24および引出配線25がタングステンペーストのスクリーン印刷で形成されている。

6

【0023】図3(c)は接地層を示しており、グリーンシート21cにはヴィアホール23cが穿孔されており、タングステンペーストが充填されている。更に面状の接地層26がヴィアホール23cの周辺を避けて、同じくタングステンペーストの印刷で形成されている。

【0024】図3 (d) は最下層の電源層を示したもので、グリーンシート21 dに面状の導体層27がタングステンペーストの印刷で形成されている。上記の4枚のグリーンシートを図の順番で積層・加圧し、1500~1600℃の還元雰囲気炉で焼成することにより図4に断面図で示す様なベース基板が完成する。これは図1におけるベース基板1に相当する。なおチップキャパシタが接続される端子パッド24にはろう付けのためにNiめっき等を施しておく。

【0025】次に凹部4に搭載するチップキャパシタ5 は、容量として1000pF~10,000pF程度が必要で、個別の 小型チップキャパシタとしては、チタン酸パリウム等を 誘電体とする積層型セラミックチップキャパシタが好適 である。本実施例では1.0 ×0.5 ×0.5 mmのサイズの ものを使用した。セラミックチップキャパシタのベース 基板への取付方法は、後述する薄膜多層配線部の形成時 の処理温度に耐えられるものでなくてはならない。例え ば絶縁層12にポリイミドを用いた場合には、キュア温 度が400℃に達するため銀ろう付け等が好適である。 通常セラミックチップキャパシタの外部電極はAg-Pd ペ ーストが塗布され焼成されているが、更に銀ろう等をコ ートしておき、ベース基板の凹部に載置し銀ろう等をリ フローすることにより接続しうる。絶縁層12がエポキ シ系の場合には200℃以下の低温でキュアするためハ ンダによる接続も可能となる。

【0026】またチップキャパシタ5を凹部4に搭載した直後には、ベース基板1の表面とチップキャパシタ5の表面には段差があるので、このままでは次の薄膜工程を行うことができない。そこで凹部4の空隔部を図5に断面的に示すように、充填樹脂31により埋め込み、ベース基板1の表面を平坦化する必要がある。充填樹脂31としては薄膜多層配線部10の絶縁層12aと同一のもの、例えばポリイミドであってもよく、異なる樹脂であってもよい。吸湿性を有するポリイミドに代えて吸湿性の少ない樹脂を用いれば、充填樹脂31を形成した状態で長期保存が可能となる。

【0027】次に薄膜多層配線部の形成方法について説明する。図1で説明した様に前記ベース基板の表面にはヴィアホール3により導出された電源層および接地層のコンタクト部が形成されている。このコンタクト部はセラミックの焼き縮みにより寸法精度が不十分なので、薄膜回路を接続するためには電極パッド12aを形成する必要がある。そこで前記ベース基板1の表面を鏡面研磨等の前処理を施し、前記凹部4に充填した充填樹脂31の表面の平坦化も併せて実施する。

50

を行う。...

【0028】次に蒸着やスパッターによりバリメタル/Cu/バリアメタルの第1導体層をベース基板全面に形成する。フォトレジストをスピンコート、露光、現像し、所定の必要パターン以外の部分をエッチング除去することにより電極パッド12aを形設する。なおバリアメタルはCuとポリイミドの接着力向上と、Cuがポリイミド前駆体であるワニスに侵されることを防止するために使用されるもので、CrやTiが使用される。

【0029】次に感光性ポリイミドをスピンコート等により塗布し、基板全面に平坦なポリイミド層を形成する。その後露光現像することによりヴィアホール16用の開口部を開け、キュアすることにより第1絶縁層12 aを形成する。

【0030】その後同様な工程な工程を繰り返すことにより、第2導体層11b、第2絶縁層12b、第3導体層11c、第3絶縁層12c、ヴィアホール16が形成される。最上層にはダイパッド13a、ボンディングパッド13b等の半導体素子取付用の電極を形成する。半導体素子14は図示しない導電性ペースト等で前記ダイパッド13aに搭載され、ボンディングワイヤ15を介してボンディングパッド13bに接続される。半導体素子の取付はTAB(Tape Automated Bonding)方式であってもよいことはいうまでもない。

【0031】また上記実施例では凹部4の充填樹脂31よる充填を、電極パッド12aの形成前に予め行っているが、第1絶縁層12aの形成と同時に行っても良い。即ち電極パッド12aを形成後、充填樹脂31を凹部4に充填・仮キュアし、その上に第1絶縁層12aを形成して平坦化処理をしてもよい。ただし電極パッド12aの形成時には、凹部4をマスキングする等の考慮が必要である。

【0032】またベース基板1の層構成は図6に示す様に、チップキャパシタ取付用の端子パッド6 a、6 bを接地層2 a と同一面に設け、層を1層減少させることもできる。引出配線2 c を接地層2 a に同居させるため、接地層の設計上若干の制約が加わるが、ベース基板の低価格化に効果がある。

【0033】以上説明した様に本実施例では、チップキャパシタ5をベース基板1に内蔵された接地層2aと電源層2bにほぼ直結させているので、配線のインダクタンスが減少し、同時スイッチングノイズ減少に極めて大きな効果を奏する。

【0034】次に本発明の第2の実施例を図7を参照して説明する。図7は第2の実施例に係わるMCMの一部断面図である。本実施例のベース基板41には接地層や電源層は内蔵されておらず、薄膜多層配線部51とベース基板41上に形設された外部接続端子52とを接続する引出配線43が1層と、チップキャパシタ45を収納する凹部44が形設されている。凹部44に収納されたチップキャパシタ45は薄膜多層配線部51中の接地層 50

53bと電源層53cと接続される構成となっており、 チップキャパシタ45は絶縁性の接着剤46、例えばポリイミド樹脂で凹部44の底面に接着される。さらに凹部44の空隔部をポリイミド等の充填樹脂47で充填した後、前記チップキャパシタ45の端子電極48a、48bとの接続用の穿孔をフォトエッチング等により行う。その後第1の実施例と同様に薄膜多層配線部の形成

【0035】即ちベース基板41の表面に前処理を施し、蒸着やスパッタにてCuを主体とした第1導体層を形成し、パターニングすることにより電極パッド53a、外部接続端子52、端子電極48と接続ヴィア62を介して接続する引き出し線53a、等を形設する。次にポリイミドの第1絶縁層54aをスピンコート等により塗布し、引き出し線53a、への接続ヴィア55、56、その他のヴィアホール57のための開口をフォトエッチング等により形成する。。

【0036】さらに第2導体層(接地層)53bを上記と同様な方法で形成・パターニングし、同時に接続ヴィア55、56、その他のヴィアホール57を形成する。これにより第2導体層53bとチップキャパシタ45の第1の端子電極48aとの接続が接続ヴィア55を介して形成される。

【0037】その上にポリイミドの第2絶縁層54bを形成し、接続ヴィア56に連接する接続ヴィア56とその他のヴィアホール57のための開口を行う。その上に第3導体層(電源層)53cを形成し、同時に接続ヴィア56を形成することによりチップキャパシタ45の第2の端子電極48bと第3導体層53cとの接続が形成される。

【0038】以下第3絶縁層54c、第4導体層(信号層)53d、第4絶縁層54d、第5導体層(信号層)53e、第5絶縁層54eを同様な方法で順次積層し、最上層にダイパッド58、ボンディングパッド59等を形設する。ダイパッド58には半導体素子60が搭載され、ボンディングワイヤ61を介してボンディングパッド59に接続されている。

【0039】この様な構成をとると、チップキャパシタ45は接地層53bと電源層53cに短距離で接続されるので、配線のインダクタンスが減少し同時スイッチングノイズの減少が可能になる。更にベース基板41には電源層、接地層を内蔵しないので、バッケージ強度を損なわない程度にベース基板41を薄型化することが可能になり、小型MCMの場合はMCM全体として薄型化できる。なお接地層(53b)、電源層(53c)、信号層(53d、53e)の配設順序は上記実施例に限られるものではなく、順序を入れ換えてもよい。

【0040】以上本発明の実施例を説明したが、本発明は上記実施例に限られるものではなく、種々の変形が可能である。例えば電源層をベース基板に内蔵し、接地層

9

を薄膜多層配線部に内蔵して、チップキャパシタをこの 電源層、接地層に接続するようにしてもよい。要はベース基板の凹部に収納されたチップキャパシタを直近に配 置された接地層、電源層に接続すればよいのである。ま たベース基板はセラミックに代えてガラスエポキシ等の 樹脂基板を用いてもよい。

#### [0041]

【発明の効果】チップキャパシタをベース基板に埋め込み、その上に薄膜多層配線部を形成し、このチップキャパシタをベース基板もしくは薄膜多層配線部に設けられ 10 た電源層と接地層の間に接続しているので、電源層および接地層からチップキャパシタまでの配線長を短くすることができる。従って配線のインダクタンスを低減できるため、同時スイッチングノイズを効果的に減少することが可能となる。

【0042】また半導体素子等の搭載位置の直下にも、チップキャパシタを配置できるため、MCM基板のサイズを減少することが可能となる。またチップキャパシタをベース基板に内蔵する形になるので、MCMとしての厚さを減少することもできる。 チップキャパシタとし 20て個別に製作された積層型セラミックチップキャパシタを使用するので、小型で充分な容量が得られかつ安価である。

【0043】ポリイミドを絶縁層、Cuを導体層とした薄膜多層配線部を使用すれば、配線容量が小さくなるので、同時スイッチングノイズの影響をさらに低減することができる。

### 【図面の簡単な説明】

【図1】本発明の第1の実施例に係わる半導体装置の一部断面図。

【図2】本発明の第1の実施例に係わる半導体装置の平 面図。

【図3】本発明の第1の実施例に係わるベース基板の積

層前の構成を示す断面図。

【図4】本発明の第1の実施例に係わるベース基板の積 層後の状態を示す断面図。

【図5】本発明の第1の実施例に係わるベース基板にチップキャパシタを取付け、充填樹脂で充填した状態を示す断面図。

【図6】本発明の第1の実施例に係わるベース基板の変形例を示す断面図。

【図7】本発明の第2の実施例に係わる半導体装置の一 部断面図。

#### 【符号の説明】

1 … ベース基板

2 a … 接地層

2 b … 電源層

2 c … 引出配線

3 ヴィアホール

4 … 凹部 (キャピティ)

5 … チップキャパシタ

6a、6b … 端子パッド

7a、7b … 端子電極

10 … 薄膜多層配線部

11a … 電極パッド (第1導体層)

11b ··· 第2導体層

11c … 第3導体層

12a ··· 第1絶縁層

12b ··· 第2絶縁層

12c ··· 第3絶緣層

13a … ダイパッド

136 … ポンディングパッド


30 14 … 半導体素子

15 … ボンディングワイヤ


16 … ヴィアホール

17 … 外部接続端子


【図1】





[図6]





[図2]











[図7]